1- مقدمه[1]

مبدل DC-DC تمام­پل[1] شیفت فاز^[2] مشابه یک مبدل تمام‌پل معمولی است؛ با این تفاوت که در زمان روشن و خاموش شدن سوئیچ_­ها یک شیفت فاز وجود دارد. این نوع مبدل­ها در کاربردهای توان متوسط و بالا به دلیل ویژگی‌های متمایزشان مانند نسبت تبدیل ولتاژ زیاد، ایزولاسیون گالوانیکی و انعطاف­پذیری حالت­های عملیاتی، به طور گسترده استفاده می­شوند [1-3]؛ در این نوع مبدل­ها، شرایط کلیدزنی تحت ولتاژ صفر (ZVS)^[3] باعث کاهش تلفات سوئیچینگ[4] می‌شود. همچنین، با ایجاد رزونانس[5] بین دو عنصر سلف پراکندگی[6] یا نشتی ترانسفورماتور و دیود —ذاتی بدنۀ سوئیچ­ها، شرایط برای کلیدزنی نرم[7] فراهم می‌شود؛ از این رو، دست‌یابی به شرایط ZVS و حذف تلفات سوئیچینگ، مبدل DC-DC تمام‌پل شیفت فاز را به یک توپولوژی مناسب برای توان­های زیاد تبدیل کرده است؛ با این حال، استفاده از این نوع مبدل­ها به­شدت به یک رویکرد طراحی کنترلی نیازمند است.

طراحی سیستم کنترلی این نوع مبدل­ها، از آنجا که در حالت حلقه‌باز، سیستم دینامیک غیرخطی دارد، موضوعی چالش‌برانگیز است. همچنین، مبدل در عمل معمولاً در معرض اختلالات ورودی و خروجی اندازه­گیری‌نشده است؛ که نیاز به کنترل و مدیریت دارد [3]. بسیاری از تکنیک­های کنترل خطی مرسوم، مانند کنترل­کنندۀ تناسبی-اتنگرالی-مشتقی (PID)، فیدبک حالت[8] و رگولاتور مرتبه دوم خطی (LQR)[9] می­توانند در اهداف یادشده، مبدل را کنترل کنند [6-4]. با وجود این، این روش­ها قادر به کنترل محدودیت حداکثر جریان نیستند [7، 8]. بر این اساس، کنترل پیش­بینِ مدل[10] به دلیل رویکرد روشمند آن برای برطرف‌کردن و پرکردن خلأهای روش­های کنترلی مرسوم انتخابی مناسب است [9]. در سال­های اخیر، روش کنترل پیش­بینِ مدل در چند جا مورد بحث قرار گرفته است. در این راستا، روش کنترل پیش­بینِ مدل با در نظر گرفتن قیود غیرخطی برای مبدل­های DC-DC تمام­پل شیفت فاز در [10] پیشنهاد شده که در آن مسئلۀ کنترل بهینه با یک الگوریتم برنامه­ریزی درجه دوم متوالی[11] حل شده است. همچنین، رویکردی دیگر از روش کنترل پیش­بینِ مدل در [11] پیشنهاد شده است که در آن قیود خطی­سازی شده است که عملکرد محاسباتی مشابه روش غیرخطی را دنبال می­کند [10]. در طرف مقابل، یک رویکرد کنترل‌کنندۀ پیش‌بین غیرخطی اکتشافی در [12] پیشنهاد شده است که در آن استدلال شده است به­کارگیری ماهیت کمینۀ فاز[12] بودن این نوع مبدل‌ها، امکان استفاده از یک افق پیش‌بینی کوتاه‌مدت را فراهم می‌کند که عملیات مبدل را در حالات گذرا بهبود می­بخشد.

کنترل مد لغزشی[13] نیز به دلیل استحکام زیاد و پاسخ دینامیکی مناسب در مقاله‌های بسیاری مورد توجه قرار گرفته است. علاوه بر این، کنترل مد لغزشی اساساً نوعی کنترل غیرخطی محسوب می‌شود که با سایر روش‌های کنترل پیوسته متفاوت است و می‌تواند عدم قطعیت‌های واردشده به سیستم را رد کند [13، 14]. در [15]، پژوهشگران با به‌کار­گیری کنترل مد لغزشی در کنترل مبدل DC-DC تمام­پل شیفت فاز نتایج شبیه­سازی را ارائه کرده‌اند؛ با همۀ این اوصاف، این روش کنترلی دارای پیچیدگی­های فراوانی است که کاربرد این روش کنترلی در کاربرد عملی را با مشکلاتی مواجه می‌کند.

در مقالۀ [16]، روش کنترلی حلقه‌بستۀ پیشخور دوگانه[14] در کنترل مبدل DC-DC تمام­پل شیفت فاز هدف قرار داده شده است. در این ساختار، ولتاژ ورودی به عنوان یک متغیر کنترل معرفی نمی‌شود، بلکه به عنوان یک ضریب ثابت در نظر گرفته می­شود؛ بنابراین، در تغییرات لحظه­ای ولتاژ ورودی، کنترل حلقه‌بستۀ مدنظر نمی­تواند تغییرات را دنبال کند و چرخۀ وظیفه[15] خروجی سیستم کنترلی بدون تغییر باقی می­ماند؛ در این حالت، ولتاژ خروجی از مقدار داده‌شده منحرف و منجر به پاسخ دینامیکی کُند سیستم به تغییر ولتاژ ورودی می‌شود.

کنترل­کنندۀ فازی یکی دیگر از روش­های مرسوم است که در کاربرد کنترل مبدل DC-DC تمام­پل شیفت فاز نیز هدف قرار داده شده است. در مقالۀ [17]، از کنترل­کنندۀ فازی برای تولید سیگنال­های کنترلی کلیدهای قدرت موجود در ساختار مدنظر بهره گرفته شده است؛ در این روش، از آنجا که بر مبنای قوانین از پیش تعیین‌شده، فرایند تصمیم‌سازی بر مبنای منطق فازی صورت می‌گیرد، اگر این قوانین دچار نقص باشند، ممکن است نتایج قابل قبول نباشد؛ به علاوه، انتخاب تابع عضویت و قوانین پایه از دشوارترین قسمت‌های ایجاد سیستم‌های فازی است. از طرفی، اجرای منطق فازی در سخت‌افزارهای رایج احتیاج به آزمایش‌ها متعدد و زمان‌بر دارد.

به منظور پرکردن خلأهای پژوهشی موجود، در این مقاله یک راهبرد کنترلی ترکیبی نوین برای مبدل­های DC-DC کاهندۀ تمام­پل بر مبنای روش کنترلی شیفت فاز ارائه شده است. در روش کنترلی پیشنهادی، از دو حلقۀ کنترل جریان و کنترل ولتاژ بهره گرفته شده است که با بهره­گیری از دو تقویت­کنندۀ عملیاتی و ایجاد یک ساختار جبران­ساز نوع 3 محقق می‌شود. مبدل یادشده با استفاده از کنترل­کنندۀ پیشنهادی با دینامیک بسیار سریع در برابر تغییرات ولتاژ ورودی، تغییرات بار و همچنین عدم قطعیت­ها به صورت پایدار عمل می‌کند؛ در روش ارائه‌شده، با مقایسۀ جریان سمت اولیۀ ترانسفورماتور موجود در مبدل DC-DC تمام‌پل و میزان تقویت­کنندۀ خطا که حاصل از خروجی جبران­ساز نوع 3 ارائه شده است، پارامترهای کنترلی مانند زمان تنظیم[16] و بازنشانی[17] مورد نیاز برای محاسبۀ شیفت ­فاز تعیین می­شوند. در این راستا، به منظور کنترل کلیدهای قدرت در مبدل یادشده از روش کنترل پیک جریان بهره گرفته شده است که در آن، کنترل سیکل به سیکل حد جریان و مقایسه­کنندۀ مدولایسون عرض پالس مدنظر است.

ساختار این مقاله به صورت زیر تدوین شده است: در بخش دوم، ساختار مبدل DC-DC تمام‌پل شیفت فاز نشان داده شده است. بخش سوم به طور دقیق کنترل­کنندۀ پیشنهادی را بررسی و پارامترهای مربوط را طراحی می‌کند. در بخش چهارم، نتایج عملی برای یک نمونۀ اولیۀ آزمایشگاهی با توان 12 کیلووات ارائه شده و به منظور تأیید روش ارائه‌شده و نشان‌دادن برتری کنترل­کنندۀ پیشنهادی، مقایسه‌ای با سایر روش­های موجود صورت گرفته است؛ در نهایت، در بخش پنجم، نتیجه­گیری پژوهش حاضر ارائه می‌شود.

2- ساختار مبدل تمام‌پل شیفت فاز

یکی از ساختارهای مرسوم در طراحی مبدل­های سوئیچینگ، استفاده از مبدل­های نیم­پل[18] و تمام­پل است [1، 3، 18]. این مبدل­ها از نوع ایزوله و دارای جریان سلف پیوسته (CCM)^[19] هستند و یک سلف به همراه تعدادی خازن در خروجی یک فیلتر پایین­گذر را تشکیل می­دهد. این مبدل­ها برای توان­های زیاد کاربرد دارند و معمولاً برای توان خروجی کمتر از ۵۰۰ وات مبدل نیم­پل و توان خروجی بیشتر از ۵۰۰ وات مبدل تمام­پل استفاده می­شود. این مبدل­ها ولتاژ شین جریان مستقیم (DC)[20] اصلی (ولتاژ زیاد) یا تولیدشده توسط پل دیودی و خازن صافی را به ولتاژ جریان متناوب (AC)[21] با فرکانس زیاد مناسب برای ترانسفورماتور با هستۀ فریت[22] تبدیل می­کنند و سپس در ثانویۀ ترانسفورماتور، با استفاده از یک پل دیودی سریع یا یک‌سوساز دیودی با ترانسفورماتور سر وسط­دار[23]، موج AC فرکانس زیاد را به موج DC تبدیل می‌کنند و در نهایت، با بهره­گیری از یک فیلتر LC پایین­گذر، ولتاژ کم DC را با ریپل کم در خروجی تولید می­کنند [18]. ساختار مبدل­ DC-DC تمام­پل تحت مطالعه در شکل (1) نشان داده شده است.

شکل (1): ساختار مبدل DC-DC تمام­پل شیفت­فاز تحت مطالعه

شکل (2): کنترل­کنندۀ پیشنهادی مبتنی بر جبران­ساز حلقۀ ولتاژ نوع 3 و حفاظت از اضافه‌جریان

• ساختار کنترل­کنندۀ پیشنهادی و طراحی پارامترهای مربوط

سیستم کنترلی پیشنهادی در شکل (2) نشان داده شده است. همان­طور که در این شکل مشخص است، این ساختار کنترلی قبل از کنترل­کنندۀ اصلی شیفت فاز، به منظور تعیین میزان دقیق تقویت­کنندۀ خطا در نظر گرفته شده است و یکی از ورودی­های اصلی کنترل­کنندۀ شیفت فاز محسوب می­شود. این سیستم کنترل شامل دو بخش A) حفاظت اضافه‌جریان و B) تقویت­کنندۀ خطا (ولتاژ-محور) است؛ با بهره­گیری از بخش A، سیستم می­تواند تا حد زیادی جریان مرجع را نیز دنبال کند؛ با این تفاوت که با توجه به ساختار خود در یک باند هیسترزیس[24] حول جریان مرجع تغییر وضعیت می­دهد. با وجود این، از آنجا که مرجع کنترل­کننده از جنس ولتاژ است، در صورت تغییر مداوم جریان مرجع، ممکن است کنترل‌کننده از دنبال‌کردن جریان مرجع باز بماند. بخش B نیز شامل یک مدار فیدبک ولتاژ با ساختار شبکۀ جبران­ساز درجه سه است. در ادامه، جزء به جزء این ساختار را بررسی می‌کنیم.

1-3- حفاظت اضافه‌جریان

در ابتدا، بر اساس شکل (3 الف)، بخش حفاظت اضافه‌جریان بررسی می‌شود.

شکل (3): ساختار ساختار کنترل حفاظت اضافه‌جریان پیشنهادی: (الف) حلقۀ اصلی کنترل جریان، (ب) اجرای قضیۀ جمع آثار با عدم وجود ورودی مثبت، (پ) اجرای قضیۀ جمع آثار با عدم وجود ورودی منفی

 در این راستا، این بخش را از طریق قضیۀ جمع آثار تحلیل می‌کنیم؛ بر اساس شکل (3 ب)، روابط زیر مفروض هستند:

که در آنها، I_REF میزان جریان مرجع؛ LVCS⁺ جریان اندازه­گیری‌شدۀ سمت ولتاژ کم (LV)[25] و RF مقاومت فیدبک است. همچنین، α و β ضرایبی ثابت هستند که در ادامه محاسبه می‌شوند.

همچنین، بر اساس شکل (3 پ) داریم:

در نهایت، بر مبنای جمع آثار خواهیم داشت:

با توجه به شکل (4)، با توجه به تقسیم­کننده­های ولتاژ در مسیر حلقۀ کنترل حفاظت اضافه‌جریان، مقادیر α و β عبارت‌اند از:

شکل (4): تقسیم­کننده­های ولتاژ در مسیر حلقۀ کنترل حفاظت اضافه‌جریان

با در نظر گرفتن R_F=100K و R=1.2K و قراردادن مقادیر α و β در رابطۀ (10)، رابطه­های (13) و (14) به شرح زیر مفروض هستند:

از طرف دیگر، با توجه به شکل (5)، مقدار V_y عبارت است از:

شکل (5): ورودی حلقۀ تقویت‌کنندۀ خطا

با در نظر گرفتن رابطۀ (14) و بیشینۀ مقدار V_REF (5/2 ولت)، در صورتی که رابطۀ (16) برقرار باشد، خواهیم داشت ، که در این صورت، با هدایت دیود مدنظر بین دو بخش A) حفاظت اضافه‌جریان و B) تقویت­کنندۀ خطا (ولتاژ-محور)، V_REF تحت تأثیر می‌گیرد و از میزان آن کم می­شود؛ این موضوع به طور مستقیم بر روی میزان تقویت­کنندۀ خطا تأثیر می‌گذارد و باعث کاهش جریان سمت ولتاژ کم (LV) تا محدودۀ مجاز می­شود.

بر اساس حلقۀ کنترل حفاظت جریان، سیستم مربوط تا حد زیادی جریان مرجع را دنبال خواهد کرد؛ با در نظر گرفتن این موضوع که با توجه به ساختار خود در یک باند هیسترزیس مطابق شکل (6)، حول جریان مرجع تغییر وضعیت می­دهد که با توجه به میزان در نظر گرفته ‌شده برای بهره­های بزرگ، مقدار نوسان­های مربوط بسیار کوچک خواهد بود.

شکل (6): رفتار حلقۀ حفاظت اضافه‌جریان در مبدل تحت مطالعه

2-3- جبران­ساز حلقۀ ولتاژ نوع 3

همان­طور که قبلاً بیان شد، مطابق شکل (7)، بخش B شامل یک مدار فیدبک ولتاژ با ساختار شبکۀ جبران­ساز درجه سه است که در ادامه جزء به جزء این ساختار را بررسی می‌کنیم. جبران­ساز درجه سه می­تواند در کنار ساختار انواع تقویت‌کننده، به ویژه تقویت­کننده­های عملیاتی، استفاده شود. در واقع، با استفاده از این ساختار که شامل سه قطب[26] و دو صفر[27] است، می­توان با تنظیم R₁، R₂، R₃، C₁، C₂ و C_3، رفتار دینامیکی سیستم را تحت تأثیر قرار داد و از این رو، حصول پایداری مبدلِ تحت مطالعه را در شرایط تغییر بار خروجی تضمین کرد. تابع تبدیل این جبران­ساز محاسبه و در روابط (17) تا (23) ارائه شده است.

شکل (7): جبران­ساز درجه سه استفاده‌شده در حلقۀ کنترل مبدل تحت مطالعه

که در رابطۀ بالا:

پس از قراردادن روابط (18) تا (22) در رابطۀ (17)، تابع تبدیل نهایی جبران­ساز مدنظر در رابطۀ (23) قابل استناد است.

با در نظر گرفتن اهداف مدنظر، مقادیر R₁، R₂، R₃، C₁، C₂ و C₃ باید طوری در نظر گرفته شوند که ویژگی‌های زیر را ارائه دهند:

• قراردادن یکی از قطب­ها منطبق با مبدأ برای ایجاد حالت انتگرالی جهت حصول گین DC بالا؛
• قرار دادن یکی از قطب­ها منطبق با فرکانس صفر مقاومت سری معادل خازن­های خروجی (ESR). در این راستا، داریم: ؛
• قراردادن یکی از قطب­ها بر مبنای نصف فرکانس سوئیچ­زنی که می­تواند نویزهای فرکانس زیاد را از حذف کند؛
• قراردادن هر دو صفر در سمت راست صفحۀ s با هدف در نظر گرفتن فرکانس رزونانس که در این راستا، داریم: .

با عنایت به مفاهیم ارائه‌شده در بالا، مقادیر پسیو شبکۀ جبران­ساز نوع سه واقع در شکل (7) محاسبه می‌شوند که عبارت‌اند از: ، ، ، ،  و . به منظور رسم دیاگرام بود[28] و مطالعۀ میزان پایداری تابع تبدیل کنترلی جبران­ساز درجه سه، حالت گسستۀ روابط (17) تا (23)، با در نظر گرفتن T_S به عنوان دورۀ تناوب سوئیچ­زنی به صورت روابط (24) تا (31) محاسبه شده است. دیاگرام بود شبکۀ جبران­ساز درجه 3 تحت مطالعه در شکل (8) نمایش داده شده است.

که در رابطۀ (24) داریم:

که در رابطۀ بالا، T_s دورۀ تناوب است و ضرایب w_p و w_z ضرایب قطب­ها و صفرها هستند.

شکل (8): دیاگرام بود شبکۀ جبران­ساز نوع 3 تحت مطالعه

3-3- کنترل­کنندۀ شیفت فاز

در این مرحله، بعد از تعیین میزان تقویت­کنندۀ خطا، ارائۀ راهبرد کلیدزنی برای کلیدهای قدرت مربوط هدف است. ساختار کنترلی پیشنهادی شامل کنترل پیک جریان (PCC)^[29] است. در حالت PCC، کنترل سیکل به سیکل حد جریان و مقایسه­کنندۀ مدولاسیون عرض پالس (PWM)^[30] مدنظر است؛ جزئیات ساختار روش کنترلی پیشنهادی در شکل (9) نشان داده شده است که با توجه به شکل (10)، شیفت فاز نهایی مبدل حاصل می­شود؛ در واقع، با مقایسۀ جریان سمت اولیۀ ترانسفورماتور و میزان تقویت­کنندۀ خطا که حاصل از خروجی جبران­ساز نوع 3 ارائه‌شده در بخش 3-2 است، زمان تنظیم و بازنشانی مورد نیاز برای محاسبۀ شیفت­فاز تعیین می­شود و سرعت به طرزی جالب توجه افزایش می­یابد. نحوۀ انجام این کار در شکل (10) نمایش داده شده است. به علاوه، با هدف جلوگیری از نوسانان هارمونیکی، در هر مرحله از روش جبران­ساز شیب^[31] استفاده می­شود؛ در این روش کنترلی، با توجه به اینکه یکی از ورودهای کنترلی جریان سمت اولیۀ ترانسفورماتور است، شار مغناطیسی هسته کنترل شده است که این کار می­تواند از اشباع ترانسفورماتور جلوگیری کند.

شکل (9): جزئیات ساختار روش کنترل پیک جریان (PCC) پیشنهادی برای تنظیم شیفت فاز مبدل DC-DC تمام­پل مورد مطالعه

شکل (10): روش کنترل پیک جریان (PCC) پیشنهادی برای تنظیم شیفت فاز مبدل DC-DC تمام­پل مورد مطالعه

4-3- طراحی پارامترهای کنترل­کنندۀ شیفت فاز

• تعیین میزان مقاومت جبران­ساز شیب ( )

با اتصال مقاومت  به زمین، شیب اضافه‌شده ( ) به صورت رابطۀ (32) در نظر گرفته می‌شود.

ه در رابطۀ (32)، V_Ref برابر 5 ولت است؛ از این رو، میزان  از طریق روابط (33) تا (35) محاسبه شده است.

که در رابطۀ بالا، L_MAG میزان اندوکتانس مغناطیس‌کنندگی[32]؛ m_MAG میزان شیب جریان مغناطیس‌کنندگی ترانسفورماتور جریان؛ R_CS میزان مقاومت مسیر جریان اندازه­گیری‌شده[33]؛ V_INMAX ولتاژ ورودی بیشینه و CT_RAT میزان نسبت تبدیل ترانسفورماتور جریان[34] است.

• تعیین میزان خازن راه­اندازی نرم

بر اساس شکل (9)، بلوک راه­انداری نرم[35] و فعال­سازی[36] در کنترل­کنندۀ پیشنهادی برای اهداف زیر استفاده می‌شود:

• راه­اندازی نرم حلقه‌بسته در افزایش تدریجی نسبت وظیفه از میزان کمترین مقدار (T_MIN) تا میزان نسبت وظیفۀ حالت ماندگار مورد نیاز برای تنظیم مقدار ولتاژ خروجی؛
• تنظیم حالت هیکاپ[37] در کنترل سیکل به سیکل حد جریان[38]؛
• روشن و خاموش کردن مبدل.

با توجه به رابطۀ (36)، راه­اندازی نرم در این کنترل­کننده توسط خازن C_SS محقق می­شود.

که در این رابطه، مقدار بیشینۀ EA⁺ که ورودی غیرمعکوس تقویت­کنندۀ خطا[39] است، برابر 5/2 ولت است و T_SS برابر 15 میلی‌ثانیه در نظر گرفته شده است؛ از این رو، خواهیم داشت:

با توجه به رابطۀ (37)، خازن C_SS برابر 200 نانوفاراد در نظر گرفته شده است که بین ورودی SS/EN و زمین قرار داده می­شود (در شکل 9 نشان داده شده است).

• تعیین تأخیر کلیدزنی و زمان مرده

با هدف جلوگیری از رخداد تداخل اتصال سوئیچ­ها[40] واقع در هر پایه[41] و به علاوه، بهینه­سازی تأخیر کلیدزنی برای حصول ZVS در طیفی وسیع از تغییرات بار، تعیین تأخیر کلیدزنی و زمان مرده[42] بسیار حائز اهمّت است. در این راستا، هدف اصلی برای این کار ایجاد زمان مورد نیاز برای تبادل انرژی بین سلف پراکندگی و خازن خروجی کلیدهاست؛ از این رو، مقدار زمان مرده بین کلیدهای الکترونیک قدرت واقع در هر پایه باید بر اساس مقدار اندوکتانس پراکندگی و خازن‌های خروجی کلیدها تعیین شود. در این میان، تأخیرهای T_ABSET، T_CDSET برای کلیدهای A، B، C و D (مطابق شکل 11) به عنوان تأخیرهای تطبیقی با جریان اندازه­گیری‌شده (CS) محسوب می‌شوند که میزان آنها با توجه به روابط (38) تا (40) تعیین می‌شود. در انجام این کار، نرخ بین کمترین و بیشترین تأخیر از طریق مقاومت­های R_A و R_AHI تعیین می‌شود. در این راستا، در مبدل پیشنهادی، با هدف ثابت نگه داشتن میزان این تأخیر، میزان K_A صفر در نظر گرفته شده است. به علاوه، از آنجا که در مبدل حاضر سنکرون‌کردن خروجی مدنظر قرار گرفته نشده است، بین کلیدهای اولیه و ثانویه زمان تأخیر وجود نخواهد داشت؛ از این رو، مقادیر T_AFSET، T_BESET صفر هستند. نحوۀ ایجاد این تأخیرها در شکل (12) نمایش داده شده است.

که در رابطۀ بالا، R_AB­ مقاومت برنامه­ریزی تأخیر زمان مرده بین خروجی­های A و B و R_CD­ مقاومت برنامه­ریزی تأخیر زمان مرده بین خروجی­های C و D است (در شکل 9 نشان داده شده است). همچنین، مقاومت­های R_AHI و R_A برای ایجاد ضریب ثابت K_A به منظور ایجاد تقسیم مقاومت به کار گرفته شده­اند.

از آنجا که هدف اصلی از در نظر گرفتن تأخیر ایجاد زمان مورد نیاز برای تبادل انرژی بین سلف پراکندگی (L_LK) و خازن خروجی کلیدهاست، بررسی صحت انجام این کار ضروری است. در این راستا، فرکانس ایجادشده در تبادل انرژی بین این دو پارامتر به صورت رابطۀ (41) قابل محاسبه است. از طریق این فرکانس، می­توان با استفاده از رابطۀ (42)، مقدار T_ABSET را محاسبه و با میزان محاسبه‌شده از طریق رابطۀ (38) مقایسه کرد. با مقایسۀ این مقادیر، صحت مقادیر ارائه‌شده قابل تأیید است. مقدار L_LK در مبدل تحت مطالعه برابر 3/1 میکرو هانری در نظر گرفته شده است.

شکل (11): جزئیات کلیدهای قدرت مبدل DC-DC تمام­پل تحت مطالعه

شکل (12): نحوۀ ایجاد تأخیرهای تطبیقی با جریان در ساختار پیشنهادی

• تعیین فرکانس کلیدزنی( )

در مبدل تحت مطالعه، مقاومت تنظیم فرکانس ( ) برابر 75 کیلو اهم در نظر گرفته شده است؛ در نتیجه، فرکانس کلیدزنی 80 کیلوهرتز در نظر گرفته شده است. رابطۀ بین فرکانس کلیدزنی ( ) و مقاومت  در رابطۀ (43) ارائه شده است.

که در رابطۀ بالا،  برابر 5 ولت در نظر گرفته شده است.

از آنجا که با تغییر تعداد دور سیم­پیچ‌های ترانسفورماتور می‌توان ولتاژ در سیم‌پیچ ثانویۀ ترانس را تغییر داد، نسبت تعداد دور ( ) باید با دقت مناسب برای تنظیم ولتاژ نهایی مبدل انتخاب شود. از این رو، تعداد دور ترانسفورماتور باید طوری انتخاب شود که با توجه با تغییرات ولتاژ ورودی و خروجی، بتوان یک نسبت وظیفۀ مناسب و در محدودۀ مجاز را برای مبدل مورد مطالعه در نظر گرفت. در این راستا، تعداد دور ترانسفورماتور استفاده‌شده در رابطۀ (44) ارائه شده است. به علاوه، با بهره­گیری از رابطۀ (45)، می­توان مقدار  را محاسبه کرد. برای انجام این کار،  با در نظر گرفتن ماکسیمم نسبت وظیفۀ 70درصدی برای افزایش حاشیۀ قابلیت اطمینان و لحاظ‌کردن کمینۀ ولتاژ ورودی انتخاب شده است. بعد از محاسبۀ میزان ، می­توان نسبت وظیفۀ متداول ( ) را از طریق رابطۀ (46) به دست آورد.

که در رابطۀ بالا،  افت ولتاژ FET است و حدود 3/0 ولت در نظر گرفته شده است. همچنین،  مقدار کمینۀ ولتاژ ورودی،  مقدار ولتاژ خروجی و  بیشینۀ چرخۀ وظیفه است.

• محاسبۀ اندوکتانس مغناطیس‌کنندگی ( ) و سلف پراکندگی ( )

در انتخاب مقدار اندوکتانس مغناطیس­کنندگی، باید دقت زیادی لحاظ شود تا این اطمینان حاصل شود که مبدل تحت مطالعه در PCC بهره­برداری شود. از یک طرف، کاهش مقدار اندوکتانس مغناطیس­کنندگی می­تواند باعث افزایش جریان ورودی شود که می­تواند در امر مطالعۀ جریان ورودی با عنایت به مقولۀ اشباع اختلال ایجاد کند. از طرف دیگر، افزایش بیش از اندازۀ اندوکتانس مغناطیس‌کنندگی می­تواند ZVS را در شرایط بهره­برداری در بار سبک تحث تأثیر قرار دهد. میزان ریپل پیک-پیک جریان سلف خروجی بر اساس تغییرات 20 درصد جریان خروجی مطابق رابطۀ (47) در نظر گرفته شده است. به علاوه، محاسبۀ اندوکتانس مغناطیس­کنندگی از طریق رابطۀ (48) امکان­پذیر است. به منظور حصول اطمینان از اینکه مبدل در PCC بهره­برداری شود و با توجه به مفهوم جبران شیب، مقدار اندوکتانس مغناطیس­کنندگی 54/1 میلی‌هانری انتخاب می‌شود.

که در رابطۀ بالا، چرخۀ وظیفۀ نامی است.

انتخاب میزان سلف پراکندگی ( ) بر اساس انرژی مورد نیاز برای حصول ZVS تعیین می‌شود؛ از این رو، پارامتری بسیار مهم در طراحی مبدل تحت مطالعه محسوب می­شود. با این حال، ممکن است چالش­هایی مانند رزونانس منجر به این شوند که طراح نتواند اندوکتانس پراکندگی ترانسفورماتور را از یک میزان خاص افزایش دهد و برای سلف پراکندگی به سلف خارجی متکی شود. به همین دلیل، انتخاب مقدار دقیق برای این پارامتر چالش‌های زیادی را در تنظیم مبدل تحت مطالعه به‌وجود می‌آورد؛ زیرا کاهش سلف پراکندگی نیز باعث می­شود انرژی لازم برای دشارژ خازن‌های خروجی سوئیچ­ها فراهم نشود و در نتیجه، ZVS حاصل نشود. با استفاده از رابطۀ (49) به منظور حصول ZVS به‌ازای بارهای بین 100 درصد تا 50 درصد بار نامی، می­توان مقدار سلف پراکندگی را محاسبه کرد. در این رابطه،  ماکسیمم جریان ورودی است که از رابطۀ (50) قابل محاسبه است. به علاوه، در رابطۀ (50)،  حداکثر تغییرات جریان مغناطیس­کنندگی است که از طریق رابطۀ (51) قابل محاسبه است.

که در رابطۀ (49)، مقدار خازن خروجی کلیدهای انتخاب‌شده 210 پیکوفاراد است. در رابطۀ (50)، بازدهی مبدل ( ) 94 درصد در نظر گرفته شده است. با توجه به اینکه از رابطۀ (49) داریم:  و اطمینان از این مهم که انرژی لازم برای دشارژ خازن‌های خروجی سوئیچ‌ها فراهم می­شود، میزان  برابر 3/1 میکروهانری در نظر گرفته شده است.

• محاسبۀ سلف خروجی (L_OUT) و خازن خروجی (C_OUT)

سلف خروجی مطابق رابطۀ (52)، بر اساس 20 درصد ریپل جریان خروجی طراحی شده است.

برای مبدل مورد مطالعه، مقدار 8/1 میکروهانری برای سلف خروجی انتخاب شده است. مقدار جذر متوسط مربع (RMS)[43] جریان سلف خروجی بر اساس رابطۀ (53)، 422/359 آمپر محاسبه ‌شده است.

میزان خازن خروجی باید بر اساس ولتاژ گذرای در نظر گرفته ‌شده در بار خروجی ( ) طراحی شود. در این راستا، زمان مورد نیاز که طول می­کشد تا سلف خروجی به 90 درصد جریان بار کامل تغییر وضعیت دهد را با  نمایش می­دهیم که از طریق رابطۀ (54) قابل محاسبه است.

در حین تغییرات گذرا، بیشترین تغییرات جریان به‌سرعت از مقاومت سری خازن­های خروجی ( ) عبور می‌کند؛ در این راستا، با بهره­گیری از روابط (55) و (56)، می­توان میزان  و  را بر اساس تغییرات 90درصدی در جریان بار محاسبه کرد. مقدار  بر مبنای 90 درصد از  مجاز و خازن خروجی برای 10 درصد از این میزان در نظر گرفته شده است.

که در روابط بالا،  برابر 600 میلی­ولت در نظر گرفته شده است که در این رابطه نیز باید بر اساس میلی‌ولت قرار داده شود. از این رو، مبتنی بر میزان به دست آورده ‌‌شده در رابطۀ (56)، مقدار خازن خروجی  انتخاب شده است که 6 عدد خازن  از نوع خازن‌های فیلم[44] با پارت نامبر  مدنظر قرار گرفته شده‌اند؛ به علاوه، دو عدد خازن  و  نیز برای کاهش نویزهای فرکانس پایین با پارت نامبر  و  استفاده شده و موازی با خازن­های خروجی قرار داده شده‌اند.

• نتایج عملی

با هدف بررسی عملکرد روش ارائه‌شده، یک نمونۀ آزمایشگاهی از مبدل DC-DC کاهندۀ تمام­پل بر مبنای روش کنترلی شیفت فاز پیشنهادی با توان 12 کیلووات طراحی و ساخته شده که در شکل (13) نشان داده شده است. در این راستا، به منظور تأمین ولتاژ ورودی از یک ماژول توان با قابلیت تولید ولتاژ 750 ولت بهره گرفته شده است، به علاوه، یک بار مقاومتی مناسب به ترمینال خروج متصل شده است و انواع تست بر روی مبدل مدنظر اجرا شده‌اند.

مقادیر المان­ها با توجه به ملاحظات طراحی انتخاب شده‌اند که مشخصات کامل آنها در جدول (1) فهرست شده است؛ بر این اساس، از این پارامترها در استخراج نتایج عملی استفاده شده است.

با عنایت به شکل (13)، در نمونۀ اولیۀ آزمایشگاهی، از میکروکنترلر  استفاده شده است؛ این کنترل­کننده ماسفت­­ها را تحت فرمان سیستم کنترلی پیشنهادی در فرکانس کاری 80 کیلوهرتز کلیدزنی می‌کنند. پس از تولید پالس­های کنترلی PWM حاصل از شرایط کنترلی، از گیت درایورهای  استفاده شده است. به منظور نمونه­برداری از ولتاژها و جریان­های مورد نیاز سیستم کنترل، از واحد مبدل آنالوگ به دیجیتال (ADC) استفاده شده است که دارای وضوح 12 بیت است. از آنجا که واحد ADC دارای وضوح 12بیتی است، می‌تواند  مقدار گسسته را در شرایط آنالوگ تولید کند که بین 0 ولت و 3/3 ولت است؛ بنابراین، وضوح و دقت مبدل آنالوگ به دیجیتال  است. علاوه بر این، یک پروب دیفرانسیلی  برای ترسیم شکل موج­های ولتاژ در اسیلوسکوپ استفاده شده است، در حالی که شکل موج­های جریان با یک پروب جریان  استخراج شده است.

جدول (1): پارامترهای به کار گرفته‌ شده در ساخت عملی مبدل تحت مطالعه

به منظور کاهش تلفات هدایت و افزایش راندمان در نمونۀ اولیۀ عملی، از دیودهای شاتکی  استفاده شده است که دارای افت ولتاژ کمی هستند و 170 ولت را در جریان 100 آمپر تحمل می‌کنند. علاوه بر این، در ساختار پیشنهادی از ماسفت­های  با مقاومت حالت وصل درین‌سورس کوچک  استفاده شده است. این ماسفت دارای جریان نامی 65 آمپر و همچنین ولتاژ نامی 1200 ولت است.

از هستۀ PQ107 با پارت نامبر  برای سیم­پیچی ترانس مرکزی اصلی استفاده شده که برای افزایش قابلیت انتقال توان و همچنین ایجاد مقاومت مغناطیسی دارای شکاف هوای 2/0 میلی­متری است که از اشباع‌شدن جلوگیری می­کند. یکی از نکاتی که در طراحی ترانس‌شده به آن توجه شده اندوکتانس پراکندگی (نشتی) است. در واقع، کاهش اندوکتانس نشتی برای به دست آوردن راندمان توان بیشتر موضوعی اساسی است. بنابراین، برای تنظیم آن نیاز به یک مصالحه است. برای مثال، کاهش تعداد دور سیم­پیچی­ها باعث تلفات هسته می­شود؛ از سوی دیگر، مهم است که رابطۀ بین اندوکتانس نشتی و خازن­های پارازیتی را در نظر داشته باشیم. در واقع، اندوکتانس­های نشتی کمتر منجر به خازن­های پارازیتی با ظرفیت بیشتر می­شوند. می­توان بیان کرد اندوکتانس نشتی به عوامل زیادی وابسته است که از جمله می­توان به هندسۀ سیم­پیچ، هندسۀ هسته و تعداد دور اشاره کرد. اگرچه هندسه و آرایش سیم­پیچ تأثیر زیادی بر اندوکتانس پراکندگی دارد، محاسبۀ تحلیلی آن و به دست آوردن نتایج قابل اعتماد بسیار پیچیده است. همچنین، اگر بدانید این پارامترها چه تأثیری بر نشتی دارند، می‌توان آنها را کنترل کرد. در این راستا، به منظور سیم­پیچی ترانس‌شده برای مبدل پیشنهادی، طراحی سیم­پیچی­های اولیه و ثانویه و همچنین انتخاب هسته با دقت انجام شده است و به منظور کاهش اندوکتانس نشتی نکات زیر در نظر گرفته شده‌اند: 1) کاهش تعداد دور سیسم­پیچی­ها و لایه­ها؛ 2) کاهش ضخامت لایۀ عایق؛ 3) کاهش میانگین طول چرخش؛ 4) افزایش عرض پنجرۀ هسته و 5) کاهش ارتفاع پنجرۀ هسته. همچنین، سلف خروجی روی یک هستۀ PM پودر آهن  پیچیده شده است. با توجه به (57)، خازن­های خروجی 6 عدد خازن فیلم با ظرفیت  با پارت نامبر  مدنظر قرار گرفته شده‌اند؛ به علاوه، دو عدد خازن  و  نیز برای کاهش نویزهای فرکانس کم با پارت نامبر  و  استفاده و موازی خازن­های خروجی قرار داده شده‌اند. دلیل اینکه در عمل از خازن­های کمی بزرگ­تر از محاسبات نظری استفاده می­شود این است که با افزایش مقدار ظرفیت، مقدار مقاومت سری معادل کاهش می­یابد.

نتایج مربوط به پارامترهای مختلف از جمله ولتاژ ورودی، ولتاژ خروجی، جریان ورودی و خروجی و نحوۀ کلیدزنی کلیدهای قدرت در شکل (14) ارائه شده است. با توجه به نتایج حاصل‌شده، مبدل مورد مطالعه با عنایت به حلقۀ کنترل جریان و جبران­ساز درجه 3 استفاده‌شده در بخش تولید تقویت­کنندۀ خطا، دارای پایداری مناسبی است و به‌سرعت به تغییرات بار پاسخی مطلوب در زمینه­های مختلف ارائه می‌کند. شکل (14 الف) دینامیک مبدل در زمان راه­اندازی در فرکانس کاری 80 کیلوهرتز را نشان می‌دهد. با توجه به این شکل، میزان نقطۀ تنظیم مرجع ولتاژ خروجی 20 ولت در نظر گرفته شده و با عنایت به بار در نظر گرفته شده، جریان خروجی به میزان 300 آمپر در دسترس قرار گرفته شده است؛ از این رو، توان خروجی مبدل در این حالت حدوداً برابر 6 کیلووات است. مشخص است که مبدل DC-DC تمام­پل مورد مطالعه با عنایت به بهره­گیری از روش کنترلی پیشنهادی، مرجع ولتاژ و مرجع جریان را با دقت و سرعت زیاد دنبال کرده است.

به منظور بررسی تغییرات بار در خروجی، آزمایش دیگری انجام شده است. شکل (14 ب) میزان ولتاژ خروجی، میزان جریان خروجی سمت باتری ولتاژ کم، فرکانس کلیدزنی و جریان ورودی کشیده‌شده از باتری ولتاژ زیاد در زمان افزایش بار خروجی به میزان 12 کیلووات را نمایش می­دهد. در این شکل، میزان نقطۀ تنظیم ولتاژ خروجی 30 ولت در نظر گرفته شده و جریان خروجی به میزان 400 آمپر در دسترس قرار گرفته است. فرکانس سوئیچ­زنی با توجه به این شکل برابر 80 کیلوهرتز است.

شکل (13): نمونۀ آزمایشگاهی از روش کنترلی پیشنهادی بر روی یک مبدل DC-DC تمام­پل 12 کیلووات

در شکل (14 پ)، تأثیرات اغتشاشات بر روی سیستم پیشنهادی مطالعه شده است. بر این اساس، در توان 1 کیلووات، اغتشاشی بزرگ به سیستم وارد شده که سیستم کنترلی پیشنهادی با عنایت به جبران_­ساز نوع 3 آن را رد کرده و جریان خروجی 116 آمپر در ولتاژ ثابت خروجی محقق شده است. با عنایت به این شکل، میزان زمان نشست^[45] و زمان صعود ^[46] بسیار مطلوب است و سیستم به‌سرعت به اغتشاشات پاسخ نشان داده است.

1-4- مقایسه روش کنترلی پیشنهادی با برخی از کنترل‌کننده‌های موجود

در این بخش، به منظور نشان‌دادن برتری روش پیشنهادی، ساختار کنترلی ارائه‌شده با تعدادی از روش­های کنترلی موجود مقایسه شده که به صوت نتایج عملی اجرا و نتایج ارائه شده است. برای انجام این کار، روش­های کنترلی شیفت فاز مبتنی بر حلقه‌بستۀ پیشخور دوگانه در [16]، کنترل­کنندۀ تناسبی-اتنگرالی-مشتقی (PID) در [5] و کنترل مد لغزشی در [15]، در کنار روش کنترلی پیشنهادی در مقالۀ حاضر نظیر به نظیر بر روی سیستم مورد مطالعه در توان خروجی 1 کیلووات اجرا شده‌‌اند و نتایج عملی ارائه شده است.

در ابتدا، نتایج حاصل از اجرای روش کنترلی حلقه‌بستۀ پیشخور دوگانه [16] بر روی سیستم تحت مطالعه در شکل (15 الف) نشان داده شده است. در این آزمایش، ولتاژ ورودی از میزان 850 ولت به میزان 600 ولت تغییر داده شده است و مرجع ولتاژ خروجی 5/8 ولت است. بر اساس نتایج حاصل =‌شده، خروجی سیستم دارای خطای حالت ماندگار 6 ولتی است و به‌جای 5/8 ولت بر روی 4/14 ولت تنظیم شده است. همچنین، با تغییر در ولتاژ ورودی خروجی، نتوانسته است در مقداری ثابت باقی بماند و قابلیت دفع اغتشاش در این کنترل­کننده ناموفق است. همان‌طور که پیش‌تر گفته شد، در روش کنترلی حلقه‌بستۀ پیشخور دوگانه، ساختار ولتاژ ورودی به عنوان یک متغیر کنترل معرفی نمی‌شود، بلکه به عنوان یک ضریب ثابت در نظر گرفته می­شود و در تغییرات لحظه­ای ولتاژ ورودی، کنترل حلقه‌بستۀ مدنظر نمی­تواند تغییرات را دنبال کند و چرخۀ وظیفۀ حاصل از خروجی سیستم کنترلی بدون تغییر باقی می­ماند؛ در این حالت، ولتاژ خروجی از مقدار داده‌شده منحرف و منجر به پاسخ دینامیکی کُند سیستم به تغییر ولتاژ ورودی می‌شود.

در ساختار کنترلی دوم، نتایج حاصل از اجرای کنترل‌کنندۀ تناسبی-اتنگرالی-مشتقی (PID) [5]، بر روی سیستم تحت مطالعه در شکل (15 ب) نشان داده شده است.

شکل (14): نتایج عملی روش کنترلی پیشنهادی بر روی یک مبدل DC-DC تمام‌پل 12 کیلووات؛ (الف) دینامیک راه­اندازی سیستم مورد مطالعه در توان خروجی 6 کیلووات؛ (ب) افزایش بار به توان خروجی 12 کیلووات و (پ) تأثیرات اغتشاشات بر روی سیستم پیشنهادی مورد مطالعه.

 همان‌طور که مشخص است، با عنایت به اینکه سیستم دارای بخش انتگرالی است، خطای حالت ماندگار سیستم به طرزی مطلوب کم است؛ ولی با عنایت به عدم وجود حلقۀ حفاظت از اضافه‌جریان، میزان جریان خروجی از مقدار نامی مدنظر (116 آمپر)، به میزان 138 آمپر رسیده است که حدود 20 درصد خطا دیده می­شود. همچین، سیستم دارای میزان زمان نشست و زمان صعود نامطلوبی است و فراجهش[47] سیستم حدود 90 درصد است که بسیار نامطلوب و بزرگ است و می­تواند به بار خروجی آسیب زیادی وارد کند.

در شکل (15 پ)، روش کنترلی مد لغزشی [15] مطالعه شده است. این روش، با عنایت به اینکه جریان و ولتاژ به عنوان متغیرهای کنترلی مدنظر قرار می­گیرند، نتایجی مطلوب را ارائه کرده است و میزان خطای حالت دائمی سیستم در زمان تغییرات ولتاژ ورودی بسیار کم و حدود 5 درصد است؛ با همۀ این اوصاف، از این شکل مشخص است که سیستم دارای میزان فراجهش بسیار زیادی است؛ همچنین، میزان زمان صعود و زمان نشست در مقایسه با روش کنترلی پیشنهادی نامطلوب­تر است.

در شکل (15 ت)، روش کنترلی پیشنهادی بر روی سیستم تحت مطالعه اجرا و تأثیرات اغتشاشات بر روی این سیستم مطالعه شده است. بر این اساس، در توان 1 کیلووات، اغتشاشی بزرگ به سیستم وارد شده که سیستم کنترلی پیشنهادی با عنایت به جبران_­ساز نوع 3 آن را رد کرده و جریان خروجی 116 آمپر در ولتاژ ثابت خروجی محقق شده است. با عنایت به این شکل، میزان زمان نشست و زمان صعود بسیار مطلوب است و سیستم به‌سرعت به اغتشاشات پاسخ نشان داده است.

بر اساس مقایسۀ صورت‌گرفته، مشخص است که سیستم کنترلی پیشنهادی از جنبه‌های خطای حالت دائمی و مشخصه­های دینامیکی در زمان گذرا مانند میزان فراجهش، زمان صعود و زمان نشست، در مقایسه با روش­های کنترلی مرسوم، عملکردی مطلوب­تر را نشان می­دهد.

شکل (15): مقایسۀ روش کنترلی پیشنهادی با سایر روش­های مرسوم؛ (الف) نتایج کنترل­کنندۀ حلقه‌بستۀ پیشخور دوگانه [16]؛ (ب) نتایج کنترل­کنندۀ تناسبی-اتنگرالی-مشتقی (PID) [5]، ؛ (پ) مد لغزشی [15]؛ و (ت) نتایج کنترل­کنندۀ ترکیبی پیشنهادی مبتنی بر جبران­ساز حلقۀ ولتاژ نوع 3 و حفاظت از اضافه‌جریان.

5- نتیجه‌گیری

در این مقاله، یک راهبرد کنترلی ترکیبی نوین بر مبنای روش کنترلی شیفت فاز برای مبدل­های DC-DC کاهندۀ تمام­پل ارائه شد. روش کنترلی پیشنهادی با بهره­گیری از دو حلقۀ کنترل جریان و کنترل ولتاژ در کنار دو تقویت‌کنندۀ عملیاتی و ایجاد یک ساختار جبران­ساز نوع 3 طراحی شد. در روش پیشنهادی، پارامترهای کنترلی مانند زمان تنظیم و بازنشانی مورد نیاز برای محاسبۀ شیفت ­فاز تعیین شدند و به منظور کنترل کلیدهای قدرت در مبدل یادشده از روش کنترل پیک جریان بهره گرفته شد. در روش کنترل­کنندۀ پیشنهادی، قابلیت دفع اغتشاشات، بهبود مشخصه­های دینامیکی مانند میزان فراجهش، زمان صعود و زمان نشست هدف قرار گرفتند. به منظور ارائۀ ساختار کنترلی، تمامی روابط نظری مورد نیاز استخراج و ارائه شدند. به منظور نشان‌دادن برتری کنترل­کنندۀ پیشنهادی، مقایسه­ای با سایر روش­های موجود صورت گرفت و نتایج به روش اجرای عملی بر روی یک نمونۀ آزمایشگاهی با توان 12 کیلووات در کاربرد خودروهای برقی ارائه شد.

[1] تاریخ ارسال مقاله : 05/02/1403

تاریخ پذیرش مقاله : 06/07/1404

نام نویسنده مسئول : پژمان بیات

نشانی نویسنده مسئول: ایران، همدان، دانشگاه صنعتی همدان، گروه مهندسی برق

[1] Full bridge

[2] Phase shift

[3] Zero voltage switching

[4] Switching

[5] Resonant

[6] Leakage inductor

[7] Soft switching

[8] State feedback

[9] Linear–quadratic regulator

[10] Model predictive control

[11] Sequential quadratic programming

[12] Minimum phase

[13] Sliding mode control

[14] Dual feedforward

[15] Duty cycle

[16] Set

[17] Reset

[18] Half bridge

[19] Continuous current mode

[20] Direct current

[21] Alternating current

[22] Ferrite

[23] Center tapped transformer

[24] Hysteresis

[25] Low voltage

[26] Pole

[27] Zero

[28] Bode

[29] Peak current Control

[30] Pulse width modulation

[31] Slop compensation

[32] Magnetizing inductance

[33] Current sense resistor

[34] Current transformer turns ratio

[35] Soft start

[36] Enable

[37] Hiccup

[38] Cycle-by-cycle current limit

[39] Error amplifier non-inverting input

[40] Shoot-through

[41] Leg

[42] Dead-time

[43] Root mean square

[44] Film capacitor

[45] Settling time

[46] Rising time

[47] Overshoot