در سال‏های اخیربا افزایش روزافرون نیاز به منابع تجدیدپذیر تولید انرژی الکتریکی، نظیر مزارع انرژی بادی و یا سلول‏های خورشیدی، اتصال آن‏ها به شبکه برق و مسائل پیرامون آن بسیار مورد توجه است. به طور معمول یک اینورتور 3 فاز برای اتصال منابع تولید پراکنده به شبکه، به عنوان واسط استفاده می‏شود. هدف اصلی در اینجا کنترل ولتاژ و جریان خروجیاینورتور است. این مدارها معمولاً در سمت ورودی از یک فیلترLC استفاده می‏کنند که از یک خازن ظرفیت بالا و یک سلف کوچک، به ترتیب برای حذف ریپل ولتاژ و جریان ورودی استفاده می‏کنند. در پشت این فیلتر معمولاً از منابع تولید پراکنده به عنوان منبع تغذیه استفاده می‏شود که در صورت AC بودن ولتاژ و جریان آن، یک مدار یکسو‏ساز نیز مورد نیاز است.

در مدارهای چند سطحی متوالی، چند اینورتور پل Hتک‏فاز، در خروجی به صورت سری به هم متصل می‏شوند تا ولتاژ آن‏ها با یکدیگر جمع زده شود، و در سمت ورودی با منابع جدا از هم تغذیه می‏شوند. هر یک از این پل‏های اینورتوری معمولاً توسط یک ترانسفورماتور و یک پل دیودی به همراه یک فیلترLC تغذیه می‏شود (وقتی منبع اصلیAC باشد). در این حالت امپدانس سیم پیچ‏های ترانس و حد اشباع جریان آن، جریان ورودی به لینکDC را محدود و نقش جدا کننده منبع از شبکه را ایفا می‏کند.

پس از جمع زدن ولتاژهای تولید شده در سمت خروجی، ولتاژ نهایی تولید شده از طریق ترانس دیگری به شبکه تزریق می‏شود. این ترانسفورماتور (که معمولاً در حالت سه فاز از اتصال مثلث به ستاره بهره می‏برد) علاوه بر تنظیم سطح ولتاژ، هارمونیک‏های جریانی را نیز تا حد زیادی بهبود می‏دهد.

بنابراین، برای یک اینورتور 7 سطحی (برای مثال) که از 3 پل H در هر فاز اینورتور استفاده می‏کند، 9 ترانس تک‏فاز کوچکتر در سمت ورودی و یک ترانس 3 فاز بزرگتر در سمت خروجی مورد نیاز است، که به طور مشخص گاهی مقرون به صرفه نیست. شایان ذکر استدر صورتی که از منابع DC (برای مثال از سلول‏های خورشیدی) به عنوان منبع استفاده شود، در سمت ورودی نیاز به ترانسفورماتور وجود نخواهد داشت، به این ترتیب استفاده از اینورتورهای چند سطحی توجیه بیشتری خواهد داشت.

به این ترتیب طراحی یک اینورتور بدون ترانسفورماتور که خروجی را تنها به واسطه یک امپدانس به شبکه تزریق می‏کند در سال‏های اخیر موضوع پژوهش‏ بسیاری بوده است. قیود اصلی در طراحی چنین مدارهایی، محدود کردن مسیرهای جریان نشتی، بازده کلی مدار، و محتوای هارمونیکی جریان خروجیاست. در مقاله‏های مختلف طرح‏های متعددی پیشنهاد شده است که بیشتر برای اتصال سلول‏های خورشیدی به شبکه به کار رفته‏اند و در بیشتر آن‏ها حداقل ساختن جریان گردشی هدف اصلی بوده است[1- 6]. در [7] الگوریتم کنترلی بنام مدولاسیون پهنای پالس دو فرکانس یپیشنهاد شده که می‏تواند مولفه‏های فرکانس بالای جریان خروجی اینورتور بدون ترانس را به حداقل برساند. یک طرح اینورتور بهینه شده نیز در [8] پیشنهاد شده که مسیری برای جریان گردشی را در زمان تغییرات کلید زنیاینورتور فراهم می‏کند. در [9] طرحی جدید برای اینورتور بدون ترانس پیشنهاد شده که دو سلف جداگانه برای استفاده در دو نیم سیکل جریان پیشنهاد می‏دهد. به این ترتیب مسیر جریان در هر دو نیم سیکل از هم جدا شده و جریان‏های گردشی به حداقل می‏رسد. در [10] دو روش مختلف مدولاسیون پهنای پالس برای کنترل کلید زنیاینورتورهای بدون ترانسفورماتور، بر اساس هارمونیک‏های جریان خروجی با هم مقایسه شده است. طرحی برای انتخاب مناسب ترین قطعات برای مدار در [11] پیشنهاد شده است تا هزینه مدار نهایی را نسبت به توان تولیدی آن به حداقل برساند. در [12] روشی برای حذف مولفه DC جریان خروجی اینورتورهای بدون ترانسفورماتور پیشنهاد شده است. استفاده از دو مسیر جداگانه برای دو نیم سیکل جریان به هدف حداقل‏سازی جریان‏های گردشی در [13] نیز پیشنهاد شده است. در [14] طرحی جدید بر اساس استفاده از لینکDC به فرم Z-Source پیشنهاد شده است که جریان‏های نشتی را به حداقل می‏رساند. در چنین طرحی دو دیود بازیابی سریع به مدار پایه ای اضافه شده است. در [15] چند طرح مختلف اینورتورهای بدون ترانسفورماتور بر اساس جداسازی سلول‏های خورشیدی از شبکه و حذف جریان‏های نشتی با هم مقایسه شده‏اند.

در تمامی طرح‏های بررسی شده، مدارهای اینورتور بدون ترانس تنها برای تزریق توان تولیدی منابعی همچون سلول‏های خورشیدی به شبکه، با کم‏ترین هزینه به کار گرفته شدند. بنابراین، یک امپدانس واسط کمابیش بزرگ، و یا فرکانس کلیدزنی بالا برای کنترل هارمونیک‏های جریان خروجی مورد نیاز خواهد بود. ولی وقتی جبران ‏سازی هارمونیک‏های جریان بار نیز جزو اهداف مدار باشد، استفاده از یک امپدانس بزرگ باعث می‏شود جریان خروجی اینورتور نتواند شکل موج مرجع را به درستی دنبال کند.

در این مقاله، طرحی جدید برای اینورتورهای چند سطحی بدون ترانس پیشنهاد شده است که برای اتصال منابع تولید پراکنده (همچون سلول‏های خورشیدی) به شبکه به کار می‏رود. برای حداقل‏سازی هزینه‏ها، ترانسفروماتورها هم در ورودی و هم در خروجی مدار حذف شده‏اند. به این ترتیب چند امپدانس کوچک و مناسب در مدار به کار گرفته می‏شود تا هم فرکانس کلید زنی به حداقل برسد و هم جریان‏های نشتی حذف شود. از آنجا که جبران ‏سازی هارمونیکی یکی از اهداف کار این مدار است، به جای استفاده از یک امپدانس بزرگتر، از چند امپدانس کوچکتر در مسیر جریان استفاده شده است که هر یک تنها وقتی وارد مسیر جریان می‏شوند که پل اینورتور مربوطه وارد مدار شود.توجه به این نکته دارای اهمیت است که در مدارهای چند سطحی، پل‏های اینورتوری سطوح بالاتر، مدت کمتری در وضعیت هدایت قرار می‏گیرند. به این ترتیب بازده کلی این مدار نسبت به طرح پایه با یک امپدانس واحد بزرگ، بهتر خواهد بود. پس از معرفی جزییات طرح پیشنهادی، روابط کاملی برای انتخاب قطعات مناسب به کار رفته در آن ارایه می‏شود، که بر اساس بازده کلی، هارمونیک‏های تحت جبران‏سازیو با در نظر گرفتن اعوجاج هارمونیکی کل (THD) تعریف می‏شوند.

این مدار می‏تواند چند هارمونیک شاخص مرتبه پایین جریان بارهای غیر خطی را جبران‏سازی کند (مشابه یک فیلتر فعال) و هم‏زمان ماکزیمم توان اکتیو ممکن را از منبع تولید پراکنده به شبکه تزریق کند. به علت استفاده از اینورتورهای چند سطحی، فرکانس کلیدزنی به مراتب پایین‏تر خواهد بود و نیاز به جبران‏سازی خاصی نیز در خروجی وجود نخواهد داشت.

از آنجا که حد تحمل جریانی قطعات به کار رفته در اینورتور، مقدار مؤثر جریان خروجی آنرا محدود می‏کند، جبران‏سازی جریان‏های هارمونیکی بار باعث افت توان اکتیو قابل تزریق به شبکه خواهد شد. به این ترتیب یک نقطه کار بهینه عملکرد اینورتور بین حالت جبران‏سازی و توان اکتیو تزریقی باید به ازای هر شرایط بار توسط کنترل کننده اینورتور تعیین شود. با توجه به ماهیت غیر خطی شاخص‏‏هایی نظیر اعوجاج هارمونیکی بار، توان تزریقی اینورتور، مقدار مؤثر جریان و میزان جبران‏سازی هارمونیکی مورد نیاز، کنترلرهای ساده‏ای همچون کنترل کننده PI و یا کنترل کننده پسفاز - پیشفاز برای محاسبه میزان جبران‏سازی مورد نیاز مناسب نخواهند بود. برای مثال وقتی جریان بار کم است حتی اگر THD آن بالا باشد، هارمونیک‏های جریانی چندان بزرگ نخواهند بود و نیاز کمتری به جبران‏سازی دارند. در مقابل جریان بزرگ بار با THD کم نیز ممکن است به جبران‏سازی بیشتری نیاز داشته باشد. یک کنترل کننده فازی، با ساختاری ساده و قابل درکو در عین حال کار آمد، به عنوانیک حلقه کنترلی تکمیلی به کنترل کننده اینورتور اضافه می‏شود.

در این پژوهش، عملکرد مدار پیشنهادی و طرح کنترلی آن در نرم افزار Matlab/Simulink تحت دو حالت عملکردی بارهای خطی و غیرخطی شبیه‏سازی شده است. سپس، یک نمونه آزمایشگاهی تک‏فاز از مدار مربوطه به ظرفیتkw 1 تهیه و درستی محاسبات و شبیه‏سازی‏ها روی آن بررسی شده است.

یک بررسی سریع روی طرح کلی اینورتورهای چند سطحی متوالی، که معرفی طرح پیشنهادی نیز به دنبال آن آورده شده است، در بخش 2 ارایه شده است. در بخش 3 طرح کنترلی به همراه طراحی کنترل کننده منطق فازی آورده شده است. نتایج شبیه‏سازی کامپیوتری و ارزیابی آزمایشگاهی سیستم نیز به ترتیب در بخش‏های 4 و 5 ارایه شده‏اند.

1- طرح پیشنهادی

در شکل (1) طرح پایه‏ای یک فاز از اینورتورهای چند سطحی با اتصال متوالی نشان داده شده است. این مدار از چند پل H اینویتریتک‏

فاز تشکیل شده است که در سمت خروجی با یکدیگر سری شده‏اند. ولتاژ خروجی هر یک از پل‏ها با توجه به وضعیت کلیدها 3 حالت خواهد داشت:

شایان ذکر است به علت متناوب بودن جریان در مقطعی از زمان، دیود‏های موازی با کلیدها هدایت جریان را به عهده خواهند داشت. برای مثال وقتی پل اول در وضعیت صفر قرار دارد در حالیکه جهت جریان از اینورتور به سمت بیرون است، کلید شماره 4 به همراه دیود موازی با کلید شماره 3 هدایت جریان را بر عهده خواهند داشت. بنابراین، اگر از n پل اینورتوری با Vdc‏های مشابه استفاده شده باشد می‏توان در خروجی 1+n2 سطح ولتاژ مختلف ایجاد کرد. واضح است که با استفاده از Vdc‏های مختلف، ترکیبات بیشتری قابل تولید است.

در [3] طرحی برای اتصال سلول‏های خورشیدی به شبکه پیشنهاد شده که از دو سلف جداگانه برای دو نیم سیکل جریان استفاده می‏کند. سلف‏های استفاده شده کوچک انتخاب شده‏اند (mH 3).اما چون از اینورتور ساده 3 سطحی استفده شده فرکانس کلیدزنی مدار بسیار بالا برده شده (kHz 20) تا هارمونیک‏های جریانی به حداقل برسد. چنین فرکانسی در عمل برای پیاده‏سازی مشکل‏ساز خواهد شد.

شکل(1): شمای کلی اینورتورهای چند سطحی با اتصال متوالی

در [4] نیز همین ایده دنبال شده است و مدار این بار از نقطه نظر جریان نشتی بررسی شده است. به علت بالا بودن فرکانس کلیدزنی مدار، همانگونه که در [7] و [13] نیزاشارهشده، نیاز به استفاده از یک فیلتر در خروجی مدار وجود خواهد داشت تا مؤلفه‏های فرکانس بالا را حذف کند. البته با استفاده از فیلتر مناسب می‏توان فرکانس کلیدزنی پایین‏تری استفاده کرد. برای مثال در [13] از فیلترEMC استفاده شده و فرکانس کلیدزنی تاkHz 16 پایین آورده شده است. البته در تمام موارد بیان شده تزریق جریان هارمونیک اول هدف اصلی عملکرد اینورتور بوده است و هیچ هارمونیک دیگری در مرجع جریان دخالت داده نشده است.

در طرح پیشنهادی در این مقاله، یکاینورتور 7 سطحی (مشابه شکل (1)) به عنوان طرح مبنا استفاده شده است. در حالتی که منبع تولید پراکنده، ژنراتور AC سه فاز باشد، هر یک از این سه فاز را می‏توان به عنوان تغذیه براییکی از پل‏های اینورتوری استفاده کرد (به شرطی که سیم پیچ‏های ژنراتور به شکل جدا از هم در اختیار باشند). بنابراین، هر یک از فازهای منبع، در هر سه فاز اینورتور استفاده می‏شود. به این ترتیب، نگرانی از بابت جریان‌های گردشی در مدار وجود نخواهد داشت و نیاز به استفاده از ترانس در سمت ورودی نخواهیم داشت.

شکل(2): طرح مدار پیشنهاد شده در این مقاله برای اینورتورهای چند سطحی

برای محدودکردن نرخ تغییرات جریان پس از حذف ترانسفورماتور، به امپدانس‏های مناسبی در مسیر جریان نیاز خواهیم داشت. اگر از یک سلف بزرگ استفاده شود، می‏توانیم فرکانس کلید زنی را پایین بیاوریم. ولی جریان اینورتور ممکن است نتواند در زمان جبران ‏سازی هارمونیکی، جریان مرجع را به خوبی دنبال کند. همچنین، مقاومت داخلی چنین سلف بزرگی می‏تواند به کاهش بازده مدار منجر شود.

شمای نهایی مدار پیشنهادی در شکل(2) نشان داده شده است که در آن نخستین پل H از طریق یک امپدانس که همواره در مدار است و ما آن‏را امپدانس اتصالی می‏نامیم به شبکه متصل می‏شود. پل‏های بعدی هر یک به همراه امپدانس جدیدی که ما آن‏را امپدانس محدودکننده می‏نامیم وارد مسیر جریان می‏شوند (مقاومت‏ها در شکل نمایانگر مقاومت داخلی سلف‏ها هستند). با این تفاوت که امپدانس‏های محدود کننده وقتی پل اینورتوری مربوطه در وضعیت صفر قرار می‏گیرد از مدار خارج می‏شوند و انرژی آن‏ها از طریق دیود هرزگرد تخلیه می‏شود. به این ترتیب هر یک از امپدانس‏های محدود کننده تنها برای بخشی از یکنیم سیکل جریان در مدار خواهند بود و بازده کلی سیستم نسبت به حالتی که از یک امپدانس بزرگ یکپارچه استفاده شود بالاتر است. شایان ذکر است در پل‏های اینورتوری مراتب بالا از دو امپدانس جدا در هر نیم سیکل استفاده شده است. به علت استفاده از کنترل کننده هیسترزیس، این پل‏ها فرکانس کلیدزنی بالاتری خواهند داشت و وجود دیود هرزگرد به تخلیه هرچه سریع‏تر انرژی سلف در زمان خاموشی پل اینورتوری کمک خواهد کرد. برای مثال شکل (3) مسیر جریان را وقتی پل‏های اینورتوری به ترتیب در وضعیت مثبت، منفی و صفر باشند، و جریان در نیم سیکل مثبت خود باشد نشان می‏دهد.

1-1- محاسبات بازده

همان‏طور که بیان شد، اگر از تلفات روی کلیدها صرف نظرشود، تنها عامل پایین آورنده بازده، مقاومت داخلیسلف‏های مورد استفاده خواهد بود. فرض کنیم ماکزیمم مقدار مؤثر جریان مدار (I_{inv (max)})، مقاومت داخلی سلف اتصالیR_{Link Inductor} و مقاومت داخلی سلف های محدود‏ساز R_{Limiting Inductor}باشد. بازده مدار وقتی کل ظرفیت جریان به تزریق توان اکتیو اختصاص یابد، و به عنوان بدترین حالت هر سه پل اینورتوری در کل طول سیکل جریان در حالت غیر صفر باشند، از رابطه زیر قابل محاسبه خواهد بود:

همان‏طور که از این رابطه قابل استنباط است، اگر بخشی از قابلیت جریاناینورتور به جبران‏سازی هارمونیکی اختصاص یابد، بازده کلی سیستم بالاتر خواهد رفت. بعلاوه، واضح است که همه امپدانس‏های مدار همزمان و برای کل سیکل جریان در مدار نخواهند بود. بنابراین رابطه (2) کم‏ترین حد بازده مورد انتظار از این مدار را نشان می‏دهد.

شکل(3): مسیر جریان در مدار پیشنهادی وقتی پل‏های اینورتور به ترتیب در وضعیت مثبت، منفیو صفر باشد.

1-2- محاسبه مقدار سلف اتصالی

از آنجا که نخستین پل اینورتوری باریک‏ترین عرض باند هسیترزیس را دارد، زودتر از پل‏های بقیه سطوح وارد مدار می‏شود. این بدان معناست که نخستین پل اینورتوری وقتی جریان به میزان حداقل از جریان مرجع عقب بیافتد، از وضعیت صفر به مثبت می‏رود (عرض باند هیسترزیس پل اینورتوری اول است). فرض کنید مرجع جریان مشابه زیر باشد:

فرض کنید بالاترین مرتبه هارمونیک جریانی که در مرجع جریان تعریف شده هارمونیک مرتبه k باشد (که فرکانس آن kf₀ و دوره تناوب آنkf₀/1 است) وفرض کنید ولتاژ شبکه هیچ هارمونیکی نداشته باشد. اگر ولتاژ روی لینکDC تقریباً ثابت باشد، هارمونیک مرتبه k-ام آن خواهد شد:

بنابراین، هارمونیک مرتبه k-ام جریان درون امپدانس اتصالی از رابطه زیر قابل محاسبه خواهد بود:

اگر زمان صعود جریان اینورتور (زمانی که جریان اینورتور خود را به جریان مرجع می‏رساند) حداکثر 5 درصد دوره تناوب بالاترین هارمونیک تحت جبران یعنی برابر kf₀/0.05انتخاب شود، اندوکتانس مناسب سلف اتصلی از رابطه 5 قابل محاسبه خواهد بود. البته باید توجه کرد در طی این مدت مرجع جریان نیز ثابت نخواهد بود. اگر دامنه بالاترین مرتبه هارمونیک تحت جبران‏سازیI_k باشد، بیش‏ترین تغییرات جریان مرجع به طور تقریبی از رابطه زیر قابل محاسبه خواهد بود:

بنابراین، پس از در نظر گرفتن مقداری برای مقاومت داخلی امپدانس اتصالی، می‏توان اندوکتانس آن‏را به کمک رابطه (5) محاسبه کرد. اندازه این اندوکتانس باید به حدی کوچک باشد که با تغییر وضعیت پل H از صفر به مثبت، جریان تزریقی اینورتور، در مدت کوتاهkf₀/0.05به میزان افزایشیابد:

بنابراین، اندازه اندوکتانس سلف خواهد شد:

محاسبه سلف‏های محدودساز پل‏های اینورتوری بعدی نیز به روش و رابطه‏ای مشابه این انجام خواهد شد.

1-3- محاسبه اندازه خازن‏های لینک DC

هر پل اینورتوری مشابه شکل 4 با یک بانک خازنی پشتیبانی می‏شود که ولتاژ DC را حفظ می‏کند. اگر جریان مرجع اینورتور مشابه رابطه (3) باشد، و جریان اینورتور مرجع خود را به خوبی دنبال کند، زمانی که خازن به جای منبع بار را تغذیه خواهد کرد به عرض باند هیسترزیس پل اینورتوری بستگی خواهد داشت. تغییرات ولتاژ لینکDC از رابطه کلی زیر قابل محاسبه خواهد بود:

شکل (4): تخلیه و یا شارژ خازن‏ها در زمان قرار گرفتن در مسیر جریان اینورتور

همان‏طور که دیده می‏شود در رابطه (9) تغییرات ولتاژ لینکDC ناشی از تامین هارمونیک‏های جریان در مقابل اثر هارمونیک اصلی ناچیز خواهد بود. این بدان معناست که تغییرات ولتاژ لینکDC بیشتر ناشی از تزریق توان اکتیو به شبکه است (هارمونیک اول جریان):

اگر به عنوان یک مرز قابل قبول حد تغییرات ولتاژ لینکDC میزان 5 درصد انتخاب شود، رابطه (10) می‏تواند برای تعیین مقدار خازن مورد نیاز به کار رود. اگر در بدترین حالت فرض کنیم خازن برای مدت یک نیم سیکل کامل در مدار باشد، رابطه (10) شکل می‏گیرد:

البته حد خازن مورد نیاز بسیار کمتر از این است.زیرا به علت استفاده از کنترل کننده هیسترزیس، خازن‏ها برای دوره کوتاه‏تری در مدار خواهند بود. همان‏طور بیان شد، برای پل‏های اینورتوری سطوح بالاتر ولتاژ خازن‏های کوچک‏تری مورد نیاز است زیر دوره کاری آن‏ها در طول سیکل جریان کمتر است.

2- الگوریتم کنترلی

از آنجا که مقدار مؤثر جریان اینورتور به علت محدودیت اجزای به کار رفته، محدود است، یک نقطه کار بهینه بین محتوای هارمونیکی جریان اینورتور و جریان هارمونیک اصلی آن باید تعیین شود. برای تعیین این نقطه کار بهینه از شاخص‏‏ اعوجاج هارمونیکی کل جریان در سمت بار استفاده می‏شود:

وظیفه اصلی سیستم کنترل اینورتور این است که حداقل سهم ممکن از جریان اینورتور را به محتوای هارمونیکی، برای جبران‏سازی بار اختصاص دهد، به طوریکهTHD بار به حد قابل قبولی کاهش یابد و در عین حال بیش‏ترین توان اکتیو ممکن از منبع تولید انرژی به شبکه تزریق شود.

برای ماکزیمم‏سازی توان اکتیو تولیدی علاوه بر ماکزیمم‏سازی دامنه، فاز آن نیز باید با ولتاژ فاز به خنثی شبکه یکی شود. برای محاسبه این فاز اولیه در سیستم هایسه فاز، در اینجا الگوریتم تبدیل پارک (dq0) پیشنهاد می‏شود:

با فرض این‏که ولتاژ شبکه کاملاً سینوسی بوده و هیچ هارمونیکی ندارد، ولتاژهای فاز به خنثی به شکل زیر خواهد بود:

بنابراین، مولفه هایdq0 برای چنین ولتاژهایی خواهد شد:

در حالت کلی مولفه هایdq0 باید از فیلترهای پایین‏گذر عبور داده شود تا مولفه DC آن‏ها جدا شود. اما استفاده از فیلتر باعث بروز تأخیر در عملکرد سیستم می‏شود. در نهایت، فاز اولیه ولتاژ برابر خواهد شد با:

به این ترتیب در کنترل کننده اینورتور ابتدا دامنه و فاز چند هارمونیک شاخص مرتبه پایین بار و نیز شاخص اعوجاج هارمونیکی کل آن مشخص می‏شود. سپس،یککنترل کننده مبتنی بر منطق فازی، که بر اساس برخی قوانین زبانی کار می‏کند، وظیفه تعیین بهره جبران‏سازی را بر عهده خواهد داشت. در نهایت، مقدار مؤثر جریان هارمونیکی در جریان مرجع مشخص شده و با توجه به ماکزیمم مقدار مؤثر جریان قابل تولید توسط اینورتور، مقدار مؤثر جریان هارمونیک اول محاسبه می‏شود و به تزریق توان اکتیو اختصاص می‏یابد. شمای کلی بلوک دیاگرام کترل کننده اینورتور در شکل(5) دیده می‏شود.

شکل(5): بلوک دیاگرام سیستم کنترلی پیشنهاد شده

2-1- طراحی کنترل کننده فازی

همان‏طور که بیان شد، محتوای هارمونیکی جریان بار که با شاخص‏‏THD برآورد می‏شود، اصلی‏ترین قید برای تنظیم عملکرد اینورتور است. به این ترتیب، بر طبق استاندارد [16]برای بارهای کوچک، جریان با THD کمتر از 10 درصد به عنوان جریان پاک شناخته می‏شود که نیازی به جبران‏سازی نخواهد داشت. به همین ترتیب جریانی با THD بزرگتر از 25 درصد نیز جریانی به شدت هارمونیکی است که جبران‏سازی آن باید در اولویت قرار گیرد. البته از آنجا که برای محاسبه THD، محتوای هارمونیکی سیگنال نسبت به هارمونیک اول آن سنجیده می‏شود، مقدار مؤثر جریان بار نیز به عنوان یکی دیگر از ورودی‏های کنترل کننده منطق فازی استفاده می‏شود. توابع عضویت جریان با توجه به حد جریان قابل تحمل توسط اینورتور تعیین می‏شود. توابع عضویت هر دو ورودی در شکل a.6 دیده می‏شود.

خروجی کنترل کننده منطق فازی بهره جبران‏سازی خواهد بود با توابع عضویتی مشابه شکل b.6.قوانین کنترل فازی نوع ممدانی که در اینجا استفاده شده مبتنی است بر قواعد زبانی حاکم بر رابطه ورودی‏ها و خروجی که در جدول (1) خلاصه شده است. برای مثال، می‏دانیم وقتی جریانبار در حد پایینی باشد، حتی اگر THD آن بالا باشد، نیاز چندانی به جبران‏سازیآن وجود ندارد. بنابراین، طبق جدول (1) در این حالت بهره جبران‏سازیدر حد پایینی نگهداشته می‏شود تا بیشتر جریان اینورتور صرف تزریق توان شود.

جدول(1): قوانین به کار رفته در کنترل کننده منطق فازی بر اساس طرح ممدانی

شکل(6): توابع عضویت به کار رفته در کنترل کننده منطق فازی: (a) ورودی ها، (b) خروجی

3- نتایج شبیه‏سازی‏ها

عملکرد مدار پیشنهاد شده و طرح کنترلی آن در این بخش توسط شبیه‏سازی با نرم افزار Matlab/Simulink برآورد می‏شود. از آنجا که در مدار‏های اینورتور متوالی، عملکرد این مدار توسط شبیه‏سازی تنها یک فاز از آن بررسی می‏شود. ولتاژ نقطه اتصال به شبکه 220 ولت (ولتاژ فاز به خنثی) اختیار می‏شود. بار غیر خطی توسط یک امپدانس سلفیR=5 Ohms و L=12 mH که بایک پل دیودی از شبکه تغذیه می‏شود، مدل شده است. مدار اینورتور از سه پل H متوالی تشکیل شده است که عرض باند هیسترزیس آن‏ها به ترتیب زیر است:

از آنجا که سیستم تک‏فاز است، هارمونیک‏های مضرب سوم بار نیز تحت جبران‏سازی قرار می‏گیرد (در مدار‏های 3 فاز هارمونیک‏های مضرب سوم توسط ترانس 3 فاز حذف می‏شوند و نیاز به جبران‏سازی آن‏ها وجود ندارد). چهار هارمونیک شاخص و مرتبه پایین بار با توجه به ماهیت بار به ترتیب هارمونیک‏های سوم، پنجم، هفتم، و نهم خواهند بود. به این ترتیب مرتبه بالاترین هارمونیک تحت جبران k=9 خواهد بود که دامنه آن حداکثر I_k=2 A در نظر گرفته می‏شود. حداکثر مقدار مؤثر جریان قابل تزریق توسط اینورتور 10 آمپر انتخاب می‏شود. بنابراین، بیش‏ترین توان اکتیو قابل تزریق از این مدار به شبکه برابر خواهد بود با:

مقاومت‏های مسیر جریان در اینورتور به این ترتیب در نظر گرفته می‏شوند:

R_{Link inductor}=0.2 Ohms , R_{limit inductor}=0.1 Ohms

بنابراین طبق رابطه (2) حداقل بازده این مدار بدون در نظر گرفتن تلفات روی کلیدها حدود 98 درصد خواهد بود.

اندازه اندوکتانس امپدانس اتصالی از رابطه (8) حدود L=11 mH و خازن‏های لینک DC اینورتور از رابطه (11) حدود C=1200 uF محاسبه می‏شود. اندوکتانس سلف‏های محدودساز پل‏های بعدی نیز به ترتیب 6 و 2 میلی هانری خواهد بود. شکل (7) عملکرد سیستم را در این شرایط نشان می‏دهد. به علت ماهیت غیر خطی بار، بیشتر جریان اینورتور به جبران‏سازی هارمونیکی اختصاص یافته است. همان‏طور که نتایج تحلیل FFT در شکل (8) نشان می‏دهد، چهار هارمونیک مرتبه پایین جریان بار به خوبی جبران‏سازی شده‏اند، در حالی‏که توان اکتیو تزریقی به میزان زیر کاهش یافته است:

دریک آزمایش دیگر، با حذف پل دیود از مسیر جریان بار، امپدانس خطی را مستقیم از شبکه تغذیه و یک بار خطی مدلشد. شکل (9) عملکرد سیستم را در شرایط جدید نشان می‏دهد. همان‏طور که مشاهده می‏شودجریان تزریقی اینورتور تقریباً هیچ هارمونیک خاصی ندارد و کاملاً هم فاز با ولتاژ فاز به خنثی شبکه قرار گرفته است تا سطح توان اکتیو تزریقی را به حداکثر برساند. شکل (10) نتایجتحلیل FFT روی جریان‏ها را در شرایط خطی بودن بار نشان می‏دهد که ادعای یاد شده را تایید می‏کند.

شکل (7): نتایج شبیه‏سازی در حالت غیر خطی بودن بار

شکل(8): نتایج تحلیلFFT روی شکل موج‏های جریان نشان داده شده در شکل 7

شکل (9): نتایج شبیه‏سازی‏ها برای حالت خطی بودن بار

شکل (10): نتایج تحلیلFFT برای شکل موج‏های جریان در شکل (9)

4- نتایج آزمایشگاهی

برای اثبات درستی عملکرد مدار ارایه شده و طرح کنترلی آن، یک نمونه تک‏فاز از آن به ظرفیتkw 1 تهیه شده و در آزمایشگاه بررسی شد (جزییات در ضمیمه آورده شده است). از یک بار سلفی مقاومتی که با پل دیودی تغذیه می‏شود به عنوان بار غیر خطی استفاده شد. شکل(11) نتایج به دست آمده را نشان می‏دهد. همان‏طور که مشاهده می‏شود عملکرد مدار در حالت جبران‏سازی شاخص THD را از حدود 29 درصد در سمت بار به حدود 11 درصد در سمت شبکه رسانده است که دیگر نیاز خاصی به جبران‏سازی ندارد (دامنه جریان هارمونیک اول اینورتور کاهش داده شده تا قابلیت جبران‏سازی در آن برجسته‏تر دیده شود).

در آزمایشی دیگر از یک امپدانس سلفی مناسب که به شکل مستقیم از شبکه تغذیه می‏شود به عنوانیک بار خطی استفاده شد. شکل (12) عملکرد سیستم را در شرایط ماکزیم تزریق اکتیو نشان می‏دهد. همان‏طور که در این شکل مشاهده می‏شود جریاناینورتور به خوبی با ولتاژ فاز به خنثی شبکه هم‏فاز شده است، در حالیکه شاخص THD برای آن حدود 8 درصد است که مقداری قابل قبول است. شکل (13) نوسانات ولتاژ لینک هایDCپل‏های اینورتوری اول و دوم را در شرایط خطی بودن بار نشان می‏دهد، جایی که به علت تزریق توان اکتیو بیشتر، خازن‏ها بیشتر تخلیه می‏شوند. برای کاهش هرچه بیشتر ریپل‏های دیده شده در ولتاژ لینکDC می‏توان از خازن‏های بزرگتر یا سطح ولتاژ لینکDC بالاتر استفاده کرد.

شکل (11): نتایج آزمایشگاهی به دست آمده از کار مدار در حالت بار غیر خطی

5- نتیجه گیری

در این مقاله، طرحی جدیدی برای اینورتور چند سطحی با اتصال متوالی و بدون ترانسفورماتور ارایه شد. با حذف ترانسفورماتور در سمت خروجی، هزینه کلی مدار کاهش داده شد که می‏توان آن‏ را به عنوان مزیت اصلی این طرح نام برد. فرمولاسیون کاملی برای محاسبه شاخص‏‏های مختلف مدار ارایه شد، به طوری‏که این مدار بتواند علاوه بر تزریق توان از طریق تزریق هارمونیک اول جریان، برخی از هارمونیک‏های شاخص جریان بار را نیز تا حدودی جبران‏سازی کند. یک حلقه کنترلی اضافی شامل یک کنترل کننده مبتنی بر منطق فازی برای تنظیم بهره جبران‏سازی پیشنهاد شد که به علت سادگی به راحتی در عمل قابل پیاده‏سازی است. عملکرد این مدار و طرح کنترلی آن توسط شبیه‏سازی کامپیوتری با نرم افزار Matlab/Simulink و نیز به کمک آزمایش‏های عملی روییک نمونه ظرفیت پایین از آن بررسی شد. در هر دو مورد، نتایج به دست آمده نشان دهنده پاسخ مناسب مدار به ماهیت خطی یا غیر خطی بار بود و در هر شرایط با وجود این‏ که THD جریان بار را تا حد ممکن پایین می‏آورد، بیش‏ترین توان اکتیو ممکن را به شبکه تزریق کرد.

شکل (12): نتایج آزمایشگاهی برای حالت بار خطی

شکل (13): ولتاژ لینک‏های dc سطوح اول و دوم ولتاژ تحت بار خطی

ضمیمه

مشخصات سیستم نمونه آزمایشگاهی تهیه شده به قرار زیر است:

R_limit=0.12 Ohms

Capacitor size in each bridge= 660 uF

Filter Inductors= 100 uH

Link Inductors= 12mH , 6 mH , 1 mH

DC rail voltages= 3x100 Volts

Inductors internal resistances= 0.1 Ohms